Synopsys IC Compiler v2005.12 SP1 Linux 英文光碟正式版 (自動佈局設計工具)(Linux版)


-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱:Synopsys IC Compiler v2005.12 SP1 Linux 英文光碟正式版 (自動佈局設計工具)(Linux版)
語系版本:英文版
光碟片數:單片裝
破解說明:
系統支援:WIN 9x/WIN ME/WIN NT/WIN 2000/WIN XP/WIN 2003
軟體類型:自動佈局設計工具
硬體需求:PC
更新日期:2006/3/21
官方網站:http://www.synopsys.com/products/products.html
中文網站:http://www.synopsys.com/products/products.html
軟體簡介:
銷售價格:80
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=




破解說明:
請使用crack資料夾內序號產生器，即可完成安裝。



軟體簡介:

      
 
Synopsys IC Compiler v2005.12 SP1 Linux 英文光碟正式版 (自動佈局設計工具)(Linux版)

相關網址:
http://www.synopsys.com/products/products.html




內容說明:

Synopsys IC Compiler可將實體合成、時脈數合成、繞線、良率最佳化，與簽證(sign-
off)相互關聯性整合，避免潛在風險，減少Design ECO的次數。此外，設計限制條件數量
大幅成長，複雜度也越來越高，設計人員需花費大量時間來確認限制條件。巨有採用
Synopsys IC Compiler後，除縮短人力花費外，更把Synopsys IC Compiler的SDC驗證功
能變成標準的作業流程，前段設計人員將gate-level的netlist交給後段人員進行佈局及
繞線前，做最後確認動作。

　　Synopsys最新的IC Compiler能針對RTL一直到晶片製程，提供時序、區域、耗電量、
測試性與良率共同一致的最佳化；可從限制條件中找出相關問題，設計人員利用這些資訊
來確認和修正問題，可輕易修正實體設計方面時脈問題，提高工程設計品質及及滿足高階
客戶需求。


 IC Compiler 〞 the next-generation physical design system 〞 is architected
 to solve today＊s emerging design challenges. As the centerpiece of Synopsys
 Galaxy Design Platform 2005, IC Compiler provides a comprehensive, convergen
 solution with the most complete support for physical implementation from 
 netlist to GDSII.
 IC Compiler unifies physical synthesis, clock tree synthesis, routing, yield
 optimization, and sign-off correlation to deliver unmatched design 
 performance and designer productivity.  
  
  


            


-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=